千文網(wǎng)小編為你整理了多篇相關(guān)的《集成電路實習報告》，但愿對你工作學習有幫助，當然你在千文網(wǎng)還可以找到更多《集成電路實習報告》。

實習報告

學生姓名：趙承鵬

學生學號：20072130

專業(yè)班級：07集成01班

完成時間：2011年2月

實習目的通過本次實習使所學知識能夠從理論高度上升到實踐高度，更好的實現(xiàn)理論和實踐的結(jié)合。

通過本次實習來親身感受layout版圖設(shè)計的過程，同時更好的學習和了layout版圖設(shè)計的工藝與方法。

通過本次實習掌握一定的EDA工具（Cadence）使用方法，提高自身的專業(yè)技能，為畢業(yè)就業(yè)做好準備。

實習時間

2011年2月

實習地點

天津市濱海新區(qū)集成電路設(shè)計服務(wù)中心

實習內(nèi)容

1、培訓機構(gòu)介紹

天津濱海新區(qū)集成電路設(shè)計服務(wù)中心（BICDS)是政府全資建設(shè)的非盈利機構(gòu)。是天津經(jīng)濟技術(shù)開發(fā)區(qū)大力扶持集成電路設(shè)計產(chǎn)業(yè)規(guī)劃的重要組成部分。中心以完善的政策及服務(wù)體系，通過提供研發(fā)費用、軟件費用、MPW費用補貼及增值稅全額財政補貼等政策，輔以研發(fā)—產(chǎn)品—市場的一站式解決方案，為企業(yè)打造最具競爭力成長及發(fā)展環(huán)境。

2、培訓內(nèi)容

Cadence Assura Verification培訓

針對EDA工具（Cadence）使用及方法的培訓，Cadence 是一個大型的EDA 軟件它幾乎可以完成電子設(shè)計的方方面面，包括ASIC 設(shè)計FPGA 設(shè)計和PCB 板設(shè)計與眾所周知的EDA 軟件Synopsys相比Cadence 的綜合工具略為遜色然而Cadence 在仿真電路圖設(shè)計自動布局布線版圖設(shè)計及驗證等方面卻有著絕對的優(yōu)勢Cadence 與Synopsys的結(jié)合可以說是EDA 設(shè)計領(lǐng)域的黃金搭檔此外Cadence 公司還開發(fā)了自己的編程語言skill,并為其編寫了編譯器由于skill 語言提供編程接口甚至與C 語言的接口所以可以以Cadence 為平臺進行擴展用戶還可以開發(fā)自己的基于Cadence 的工具實際上整個Cadence 軟件可以理解為一個搭建在skill語言平臺上的可執(zhí)行文件集。

Cadence平臺的啟動

使用用戶名和密碼登陸入服務(wù)器。

右擊桌面，在彈出菜單中單擊open Terminal。

在彈出的終端中鍵入Unix命令icfb&然后按回車啟動Cadence。

Cadence啟動完成后，關(guān)閉提示信息。設(shè)計項目的建立

點擊Tools-Library Manager啟動設(shè)計庫管理軟件。

點擊File-New-Library 新建設(shè)計庫文件。

在彈出的菜單項中輸入你的設(shè)計庫的名稱，比如My Design,點擊OK。選擇關(guān)聯(lián)的工藝庫文件，點擊OK。

在彈出的菜單中的Technology Library下拉菜單中選擇需要的工藝庫，然后單擊OK

設(shè)計的項目庫文件建立完成，然后我們在這個項目庫的基礎(chǔ)上建立其子項目。點擊選擇My Design，然后點擊File-New-Cell View。

輸入子項目的名稱及子項目的類型，這設(shè)計版圖之前我們假定先設(shè)計原理圖：所以我們選擇Composer-Schematic，然后點擊OK。

進入原理圖編輯平臺 原理圖設(shè)計

輸入器件：點擊Instance按鍵或快捷鍵I插入器件。

查找所需要的器件類型-點擊Browse-tsmc35mm-pch5

點擊Close

更改器件參數(shù)，主要是寬和長。

點擊Hide，在編輯作業(yè)面上點擊插入剛才設(shè)定的器件。

如果想改參數(shù)器件，點擊選擇該器件，然后按Q，可以修改參數(shù)器件

使用同樣的方法輸入Nmos,工藝庫中叫nch5.點擊Wire(narrow)手動連線。

完成連線后，輸入電源標志和地標志：在analogLib庫中選擇VDD和

GND，輸入電源線標示符。

接輸入輸出標示腳：按快捷鍵P，輸入引腳名稱in, Direction選擇input,點擊Hide，并且和輸入線連接起來。同理設(shè)置輸出引腳Out。

版圖初步

建立新的Cell，點擊File-New-Cell View 還是建立名稱為inv的版圖編輯文件，Tool選擇Virtuoso版圖編輯軟件，點擊OK，關(guān)閉信息提示框。進入版圖編輯環(huán)境

插入pmos和nmos器件且設(shè)置器件參數(shù)，點擊Hide，然后放置pch5版

圖。使用同樣的方法放置Nch5管的版圖。然后按“shift+f”顯示器件具體每層圖形（再按ctrl+f隱藏）

編輯幾何圖形進行連線-多晶硅，選擇POLY1，多晶硅。

選擇Polygon編輯幾何圖形，把Nmos的柵極和Pmos的柵極相連。

使用同樣的方法連接器件的漏極和源端。

完成后使用版圖驗證系統(tǒng)進行DRC（設(shè)計規(guī)則檢查）。

實習心得

為期八天的實習培訓使我受益匪淺，在這部分的學習中，我不僅學習到了一些教材中涉及但又未能深入解釋清楚的知識和技能，更可貴的是能為我提供這樣動手實習機會，使我在原有的理論的基礎(chǔ)之上又增加了許多的實踐經(jīng)驗，本次培訓是一次有效的培訓，從了解Cadence到初步掌握其使用方法再到延伸提高，我一步一步的了解了layout版圖設(shè)計的規(guī)則和方法。首先每天的專題視頻教學，生動直觀的讓我學習到了layout版圖設(shè)計的理論基礎(chǔ)和理論方法。再通過之后的上機實驗，加強鞏固了所學到的知識，更親身體驗使用Cadence軟件。當然要做好layout版圖設(shè)計也不是這么簡單的，需要扎實的理論基礎(chǔ)知識和日積月累的設(shè)計經(jīng)驗，只有這些才能造就一位優(yōu)秀的layout設(shè)計師。而我只是處于起步階段，往后發(fā)展的道路還很長。不積跬步，無以至千里。不積小流，無以成江海。也只有通過不斷的學習和積累，我才能夠提高。最后，感謝學校給了我一次良好的學習機會，同時感謝濱海集成電路中心提供了這么好的實踐學習機會。這些都是我以后人生中的寶貴知識財富，再次感謝你們！